峰峰值（FPGA 硬件加速）
Peak-to-Peak — FPGA Hardware Acceleration
时间窗内最大值与最小值之差，反映总摆幅。
01
定义
时间窗内最大值与最小值之差，反映总摆幅。
02
公式与计算
x_pp = max(xᵢ) − min(xᵢ)
03
适用时机
低频大幅度振动（桥梁、水轮机）、轴振位移评价。 移植到 FPGA 时需按定点/浮点混合精度重写核心运算，流水线与并行度设计决定吞吐，阈值固化后按时序验证。
04
关键参数
时间窗、滤波状态；FPGA 版本关注位宽、DSP 资源与时钟频率，位宽裁剪需在样本集上复验误差。
05
注意事项
失效与边界峰峰值与 RMS 没有固定换算关系；随机信号下约为 2·CF·RMS，但离散性很大。 FPGA 实现须做时序仿真与上板一致性测试，输出寄存器级文档便于后续改版。
CLOSE
把 峰峰值（FPGA 硬件加速） 用起来
下一步
实际项目如何应用？
场景设计、设备选型与工程实施，见 xmsiyb.cn 行业应用与智能选型中心。
场景设计、设备选型与工程实施，见 xmsiyb.cn 行业应用与智能选型中心。
相关 SIYB 产品
正式参数、方案与商务资料以 xmsiyb.com 官网为准。
需要把技术判断落到项目？
进入行业应用与智能选型中心，获取场景设计、选型与实施参考。